作者：谢伟

作者单位：电子信息控制重点实验室, 四川 成都 610036

关键词：高速处理; FIR滤波器; 并行架构; FPGA设计

摘要：

针对传统串行滤波器无法满足工程实时性要求的问题,在分析传统FIR滤波器处理结构的基础上,提出一种基于多滤波器并行处理方式的高速FIR滤波器设计方法,使用多个低速率低阶数滤波器并行工作达到高速率高阶数滤波器的处理效果。仿真试验表明:该方法能够基于FPGA并行处理的架构,实现高速FIR滤波器的有效设计,解决在工程应用中高速率滤波器设计困难的问题。

New method of high-speed FIR filter constructing method

XIE Wei

Electronic Information Control Laboratory, Chengdu 610036, China

Abstract: For detecting and amplifying micro signal, filter designing is always one of the key technologies. A high-speed FIR digital filter design method which is based on multi-filter parallel processing is discussed in this article. Compare to the traditional serial FIR filter, filter of a parallel structure of multiple low-speeds and low-order FIR filter has the same effectiveness with one high-speeds high-order FIR filter. The simulation is accomplished on digital circuit based on a FPGA of parallel structure, and results show that this new method is real-time, effective and feasible in high-speed FIR design.

Keywords: high-speed; FIR filter; parallel process; FPGA design

2014, 40(4): 75-77,82  收稿日期: 2014-1-8;收到修改稿日期: 2014-3-2

基金项目: 

作者简介: 谢伟(1982-),男,四川成都市人,高级工程师,硕士,主要从事信号检测、阵列信号处理等方面的研究。

参考文献

[1] Ludwig R, Bogdanov G. 射频电路设计:理论与应用[M].北京:电子工业出版社,2005:192-194.
[2] 陈树新. 数字信号处理[M]. 北京:高等教育出版社,2005:45-46.
[3] 赵文亮,蒋冰. 基于FPGA的高阶高速FIR滤波器设计与实现[J]. 中国有线电视,2006(3-4):329-331.
[4] 汤宁生,黄建国,王志刚. 一种200 MHz处理速度的FIR滤波器设计[J]. 微计算机信息,2007(3):183-187.
[5] 杨鸿武,丁朋程,王全州. 基于FPGA的高速全并行FIR滤波器的设计[J]. 西北师范大学学报,2012,48(1):48-51.
[6] 何子述,夏威. 现代数字信号处理及其应用[M]. 北京:清华大学出版社,2009:28-91.
[7] 刘凌,胡永生. 数字信号处理FPGA实现[M]. 北京:清华大学出版社,2003:251-252.
[8] 张维良,张彧,杨再初,等. 高速并行FIR滤波器的FPGA实现[J]. 系统工程与电子技术,2009,31(8):1819-1822.